## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-311665

(43) Date of publication of application: 20.12.1988

(51)Int.Cl.

G11B 20/10

(21)Application number: 62-147586

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

12.06.1987

(72)Inventor: YAMAGUCHI SUSUMU

FURUMAE HITOSHI **ISHIWATARI TETSUO** 


YAMAUCHI EIJI YOSHINO TADASHI TANAKA HIROSHI

# (54) SYNCHRONIZING SIGNAL DETECTING METHOD

### (57)Abstract:

PURPOSE: To promote synchronizing signal detecting accuracy by utilizing an error detecting result by an auxiliary code, an address code and an error detecting code, which are added with a synchronizing signal, as a kind of synchronizing signal in addition to a synchronism detecting signal by comparing and conforming with the synchronizing signal in pattern.

CONSTITUTION: Simultaneously with a 1st synchronizing signal detection, the error detection of each part of the auxiliary code, the address code and the error detecting code, which are continuously disposed with the synchronizing signal, is performed by shift registers 2bW2d, a parity generator 5 and a parity checker 6. Then, a resultant error detecting signal is regarded as a kind of synchronizing signal and logically multiplied by the 1st synchronizing signal by an AND circuit to carry out the selection of a false synchronizing signal. By this method, the synchronism detecting signal is thus improved in accuracy.



## ⑫ 公 開 特 許 公 報 (A)

昭63 - 31 1665

இint Ci.⁴

識別記号

厅内整理番号

砂公開 昭和63年(1988)12月20日

G 11 B 20/10

3 5 1 Z - 6733 - 5D

審査請求 未請求 発明の数 1 (全5頁)

ᡚ発明の名称 同期信号検出方法

> ②特 願 昭62-147586

22出 願 昭62(1987)6月12日

砂発 明 者 Щ 進 古 砂発 明 者 前 仁 司 70発明者 渡 石 哲 生 四発 明 者 山 内 栄 母発 明 者 吉 野 正 砂発 明 者  $\blacksquare$ 中 博 司 の出 願 人 松下電器產業株式会社 ②代 理 弁理士 中尾 敏 男

大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地 松下電器產業株式会社内 松下電器產業株式会社内 松下電器産業株式会社内 松下電器産業株式会社内 松下電器産業株式会社内

外1名

明 細

1、発明の名称

同期信号検出方法

#### 2、特許請求の範囲

(1) 時間的に等間隔なプロック周期毎に、同期信 号と、補助コードと、前記プロック周期のアドレ ス値を示すアドレスコードと、前記補助コードを よびアドレスコードより所定の演算により発生さ れる誤り検出コードとを付加された直列型ディジ タルデータから、前記同期信号とのパターン一致 比較により検出される第1の同期信号と、前記補 助コードとアドレスコードおよび観り検出コード より所定の演算で生成される誤り検出信号とを検 出し、前記誤り検出信号が誤り無しの場合のみ、 前記第1の同期信号を取り出し、第2の同期信号 とすることを特徴とする同期信号検出方法。

(2) 誤り検出コードとして、補助コードおよびア ドレスコードの各々対応するピットの奇数パリテ ィまたは偶数パリティを用いることを特徴とする 特許請求の範囲第1項記載の同期信号検出方法。

#### 3、発明の詳細な説明

産業上の利用分野

本発明は直列型 ディンタルデータを記録再生す る場合の同期信号検出方法に関するものである。

従来の技術

従来より、直列型ディジタルデータの記録再生 は多くの分野で幅広く用いられており、最近での 例としては、ディジタルオーディオテープレコー ダ(DAT)がある。

今、一例として、回転ヘッド方式ディジタルオ ーディオテープレコーダ(R-DAT)を考えれ は、その記録信号は第2図に示す如く、直列型デ ィジタルデータ、 Do.…… Dn に対し、時間的に 等間隔なプロック周期 Bt で特定パターンの同期 信号SYN Cを挿入し、その他に、直列型ディジ タルデータへの記録内容等識別用コードID (Identification)、プロック周期単位でのア ドレスコードBA (Block Address)、そして I DおよびBAに対する誤り検出符号EDC (Error Detection Code)を備えた構成となった。 っている。そして各コードはBビット単位で構成 され、シンポルと呼ばれている。

再生側では、記録側の同期信号と同一パターンの発生器を用意し、再生入力である直列型ディジタルデータと逐次比較し、一致した場合を同期信号とみなし、以降の信号処理の基準信号とする方法が広く一般的に用いられている。

R-DATの場合、記録再生には、8-10変調と呼ばれる変調方式を用い、同期信号SYNC用のパターンには、通常のデータ中には現れ得ない特殊パターンを用いており、このため同期信号の検出精度はかなり高いものとなっている。

しかしながら、記録信号の帯域制限等何らかの理由で特殊パターンの存在する変調方式が使えない場合、同期信号SYNCとしては、データ中に存在するパターンを使わざるを得なくなる。この場合、正しい同期信号以外の提似同期信号が発生する確率はかなり高くなり、正しい信号処理を行うことは困難となる。これを防ぐには、同期信号SYNCの語長を増せば良いが、記録問波数が上

起動直後や再生データに発生した符号譲りからの 復帰直後ではアドレスデータ値による規則性検出 が行えず、確実かつ迅速な同期検出が困難となる ものであった。

本発明は上記問題点に選みてなされたものであり、従来例の如く複数プロック間の規則性を用いることなく、同期信号による検出と同様、プロック内で完結し、かつ精度の高い同期信号検出方法を提供するものである。

問題点を解決するための手段

上記問題点を解決するために本発明の同期信号検出方法は、同期信号パターンとの一致比較により検出される第1の同期検出信号と、同期信号と共に付加された補助コード・アドレスコードをよび誤り検出コードより所定の演算で生成される誤り検出信号とを用い、誤り検出信号が無誤り状態の時のみ、第1の同期検出信号を通過させ第2の同期検出信号とするという構成を備えたものである。

がる、もしくは信号の伝送レートが下がるという 欠点を有している。

このため、従来の技術としては、例えば、特開 昭 6 0 - 1 3 7 1 5 0 号公報に示されている様に、 同期信号の語長を増さずに同期信号の検出を確実 に行う方法として、同期信号検出回路に加えて、 順次続く2 つのプロックのアドレスコードBAの 内容が所定の規則性を有することを検出して第2 の同期信号とし、両者の論理機をとって同期信号 とする方法がある。

すなわちプロック周期単位のアドレスコード BAは、通常客から連続的に増加する2進数が割り付けられるのが普通であり、順次続く2つのア ドレスコードの値の差が所定値であることを検出 することにより、同期信号検出を確実化すること が可能であった。

発明が解決しようとする問題点

しかしながら上記のような構成では、順次続く 2つのアドレスデータ値の規則性を用いているた め、何らかの理由で一方が欠除した場合、例えば、

庚 施 例

以下本発明の一実施例の同期信号検出方法の構成につき、図面を参照しながら説明する。

第1図は本発明の実施例における同期検出方法 を具現化する装置の構成を示すものである。

の入力端子、2 a ~ 2 d は直列並列変換用のシフ トレジスタ、3は再生側であらかじめ準備された 記録側と同一の同期パターン発生器、4はシフト レジスタ2aで並列化されたディジタルデータと 同期パターン発生器3で発生されたデータとの一 致比較を行い、第1同期信号 4 を発生するための 同期パターン比較器4, 5はシフトレジスタ 2b および2cで並列化されたデータから所定の演算 により、誤り検出符号を発生するためのパリティ 発生器、8は再生側で発生したパリティと記録時 に付加したパリティとの一致比較を行い誤り検出 信号りを発生させるためのパリティ検査器、では 第1同期信号 a と 関り検出信号 b より 第2 同期信 号cを発生するためのAND回路である。

以上のように構成された同胡信号検出方法を具 現化する装置の一実施例について、以下第1図お よび第2図を用いてその動作を説明する。

第2図に示す形式の信号を、第1図において直 列型ディジタルデータ入力端子1に入力した場合、 まず、シフトレジスタ2a,同期パターン発生器

しての誤り検出信号を一種の同期信号とみなし、 AND回路でで、第1の同期信号との論理積をと ることにより、擬似同期信号の週別を行い、同期 検出信号の精度向上を図るものである。第2図に 示す信号構成の場合、同期信号他の各コードは各 々日ピット構成であるが、8ピットの誤り検出コ ードによる誤検出確率は2-8であり、Bピットの 同期信号パターンと能力的に等価であることが数 学的に導ける。そして元々の同期信号パターンの 8 ビットと加えて、計16ビットの同期検出精度 を B ピットの同期信号パターンによ り実現できる ものである。また、誤り検出コードの種類として は並列処理の可能な符号方式であれば何であって も良いが、構成が簡単で誤り検出能力の高い方式 として、例えば第2図の符号構成において

$$P = W_1 \oplus W_2$$

または P=W<sub>1</sub> ⊕ W<sub>2</sub>

で表わせる、偶数または奇数パリティが挙げられ る。但し母は排他的論理和を示す。

3. 同期パターン比較器4により、直列型ディジ タルデータ中より同明信号と一致するパターン信 号の険出を行い、第1の同朔信号とする。同朔信 号のパターン長が十分長ければ高い精度で同期信 号検出が可能であり、また同湖信号が欠落しても その周期性を用い、同期信号の補間が可能となる。 しかしながら、何らかの理由により十分に長いパ ターン長を取れない場合、直列型ディジタルデー タ中に含まれる同期信号と同一パターンのデータ により摂似同期信号が発生する確率は非常に高く なり、正確な同期検出が困難となる。このため、 擬似同期信号を選別し、発生を抑える手段として、 本実施例では同一プロック内での同期信号と誤り 検出信号の連続的な時間的配置の規則性を用いて W3.

すなわち、第1の同期信号被出と同時に、同期 信号と連続的に配置された、補助コード・ブドレ スコードおよび誤り検出コード各部の誤り検出を、 シフトレジスタ2b~2d,パリティ発生器5, パリティ検査器のにより行り。そしてその結果と

的に"Low"となる傾向がある場合、誤りを確実 に検出できる手段として奇数パリティが有効であ

以上のように本実施例によれば、Bピットの同 期信号に付加された、補助コード・アドレスコー ド・誤り検出コードによる誤り検出結果を等価的 に8ビットの同期信号とみなして処理することに より、同期信号長を増さず、かつプロック内で完 結した実質的に18ビットの能力を有する同期信 **号検出方法を実現できるものである。** 

なお、本実施例においては、誤り検出コード等 の符号長を8ピットで定義したが、これはシステ ムの必要仕様に合わせ、任意の値を用いてよい。

また、本実施例において同期信号検出方法は記 録再生系を例に挙げているが、通信機等ディジタ ル信号の伝送を行う他の機器でも有効なことはも ちろんのことである。

#### 発明の効果

以上のように本発明は、同期信号とのパターン 符号誤りが発生した場合、データがすべて論理 一致比較による同期検出信号に加えて、同期信号\*\*\*\*\* と共に付加された補助コード・アドレスコード・ 調り検出コードによる誤り検出結果を一種の同期 信号として用いることにより、同期信号の語長を 増さずに、プロック内で完結し、かつ実質的に精 皮の高い同期信号検出方法を実現しりるものであ る。

#### 4、図面の簡単な説明

第1図は本発明の一実施例における同期信号検 出方法を具現化する装置の構成を示すブロック図、 第2図は第1図における入力端子に加わる直列型 ディジタルデータの信号構成図である。

1 ……直列型ディジタルデータ入力端子、2 … … シフトレジスタ、3 ……同期パターン発生器、 4 ……同期パターン比較器、5 ……パリティ発生 器、8 ……パリティ比較器、7 ……AND回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名

/ 一 直列型ディジタルデークスカ端子 7 -- AND回路 第 1 図 Q --- 計 | 同期信号 b --- 誤り検出信号 C --- 才2 周期信号 (BA) (ID) (SYNC) フトレジスタ シフトレジスタ シフトレジスタ フトレジスク 生 パリティ検査器 パリティ名 3 同期パダー

第 2 図

